文章 ID: 000078950 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

针对 Stratix V 设备的 VHDL 设计无法通过 ModelSim-Altera入门版软件版本 6.6c 和 6.6d 进行模拟

环境

  • 英特尔® Quartus® II 订阅版
  • 模拟
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    关键问题

    说明

    由于 ModelSim-Altera入门版软件出现问题 版本 6.6c 和 6.6d, 面向 V 设备Stratix V 设备的 VHDL 设计 无法模拟。此问题不影响 ModelSim-Altera 版本软件。由于这个问题,您可能会看到类似的错误 执行以下操作:

    # ALTERA version supports only a single HDL # ** Fatal: (vsim-3512) Instantiation of "stratixv_ds_coef_sel" failed. Unable to check out Verilog simulation license.

    解决方法

    使用 Verilog HDL 模拟设计或使用 ModelSim-Altera 版本软件,6.6d。

    相关产品

    本文适用于 1 产品

    Stratix® V FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。