如果 RP 和 EP PCIe® 设备都支持 Gen2,而该链路仅以 Gen1 的速度启动,
然后这可能是设置问题。
根据 PCIe 基本规格,当链接成功进入 Gen1 中的 L0 时,软件必须在根端口中设置位 5 链路控制寄存器,以触发 Gen2 协商的再训练链接。
对于Altera® PCIe 内核,链路控制寄存器位于 PCI 配置空间的0x90。
如果 RP 和 EP PCIe® 设备都支持 Gen2,而该链路仅以 Gen1 的速度启动,
然后这可能是设置问题。
根据 PCIe 基本规格,当链接成功进入 Gen1 中的 L0 时,软件必须在根端口中设置位 5 链路控制寄存器,以触发 Gen2 协商的再训练链接。
对于Altera® PCIe 内核,链路控制寄存器位于 PCI 配置空间的0x90。
1
在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。
本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。