文章 ID: 000078841 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

为什么在模拟面向 PCI Express 的Altera硬 IP 时看到此消息：# FATAL： <sim time=""> 当前链路速度不受支持？</sim>

环境

  • 英特尔® Quartus® II 订阅版
  • 模拟
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    如果您使用 PCI® Express 硬核 IP 内核的Avalon®-ST 版本创建您自己的 Qsys 项目，并且不在Altera创建的示例设计中包含Altera®示例应用程序（名为"APP"），并且不要驱动 pld_core_ready 硬 IP 实例化信号。

    完整的消息集是这样的：
    # FATAL：不支持当前链路速度
    # FAILURE：由于严重错误，模拟已停止！

    解决方法

    驱动器 pld_core_ready 位于硬 IP 核实例化至 1\'b1 的信号。

    相关产品

    本文适用于 17 产品

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    英特尔® Arria® 10 GT FPGA
    Arria® V GT FPGA
    英特尔® Arria® 10 GX FPGA
    Cyclone® V E FPGA
    英特尔® Arria® 10 SX SoC FPGA
    Cyclone® V SE SoC FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。