当 PLL 英特尔® FPGA IP在启用 Cascade 下游 PLL 选项的情况下配置时,有两个参考时钟输入(refclk 和 adjpllin)。
您需要将上游的“Cascade out”信号连接到 adjpllin 输入端口,然后可以让 refclk 输入未连接。
当 PLL 英特尔® FPGA IP在启用 Cascade 下游 PLL 选项的情况下配置时,有两个参考时钟输入(refclk 和 adjpllin)。
您需要将上游的“Cascade out”信号连接到 adjpllin 输入端口,然后可以让 refclk 输入未连接。
1
在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。
本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。