文章 ID: 000078826 内容类型: 产品信息和文件 上次审核日期: 2013 年 05 月 24 日

使用专用的级联路径时，如何在 PLL 英特尔® FPGA IP中连接 refclk 和 adjpllin 端口？

环境

    英特尔® Quartus® II 订阅版
    Avalon ALTPLL
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

当 PLL 英特尔® FPGA IP在启用 Cascade 下游 PLL 选项的情况下配置时，有两个参考时钟输入（refclk 和 adjpllin）。

 

解决方法

您需要将上游的“Cascade out”信号连接到 adjpllin 输入端口，然后可以让 refclk 输入未连接。

相关产品

本文适用于 15 产品

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA

1

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。