说明
如果您在 SDC 文件中使用 SDC 文件中的derive_pll_clocks指令进行设计，您可以在 UniPHY 内存控制器设计的 DDR 时序报告中注意到大量时序违规。如果在 UniPHY SDC 文件在 Quartus® II 软件中调用之前调用包含derive_pll_clocks限制的 SDC 文件，TimeQuest 将创建 UniPHY PLL 输出时钟的时钟。与 UniPHY SDC 文件创建的时钟相比，这些创建的时钟有不同的名称，因此 TimeQuest 将无法正确分析基于 UniPHY 的 IP，因为时钟名称相互冲突。
解决方法
变通办法是确保在项目的设计 SDC 文件之前列出 UniPHY QIP 文件。在 Quartus 中，打开"项目>添加/删除项目中的文件..."窗口 ， 选择 UniPHY QIP 文件 ， 然后单击 "Up" 按钮 ， 直到 QIP 文件位于列表顶部 ， 或者您也可以对 QSF 文件进行更改， 先将 UniPHY IP QIP 文件调用。
另一种变通方法是删除 SDC 文件中的derive_pll_clocks指令。
请注意，不建议从Altera® IP 内核中删除derive_pll_clocks指令。