文章 ID: 000078643 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

PCI Express VHDL 示例设计模拟失败

环境

  • 英特尔® Quartus® II 订阅版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    关键问题

    说明

    《适合 PCI Express 用户指南 》Arria V 硬核 IP 的 Arria V 硬核 IP 入门一节中描述的面向 PCI Express 的示例设计,以及《适合 PCI Express 用户指南》的Stratix V 硬核 IP 章节中描述的"使用 Stratix V 硬核 IP 入门"一节中描述的示例设计,VHDL 模拟失败。

    解决方法

    此问题在 PCI Express IP 的版本 12.0 中解决 核心。

    相关产品

    本文适用于 2 产品

    Arria® V FPGA 和 SoC FPGA
    Stratix® V FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。