是的。 在 AN 361 版本 1.0 中：与 Cyclone II 设备相连的 DDR 和 DDR2 SDRAM中，Cyclone II C7 和 C8 的 DDR/DDR2 最大频率规格错误地列在以下列表中
DDR2 规格发布于 AN361v1.0 中
C6：167MHz（发布后正确版本）
C7：167MHz（太有攻击性）
C8：133MHz（太有攻击性）
这些最初的规格基于简单的读/写时分析，不包括 I/O 切换限制、噪声源和其他因素。 因此，DDR/DDR2 最高频率操作的主张在系统中便显得更具攻击性。
Altera完成了更为严格的瓶颈分析，并更新了Cyclone II DDR/DDR2 速度，如下所示：
可实现的 Cyclone II DDR2 速度
C6：167MHz
C7：150MHz
C8 （VIO） ：125MHz
C8 （HIO） ：100MHz
可实现的 Cyclone II DDR 速度
C6：167MHz
C7：150MHz
C8：125MHz
应当指出，尽管网络上的最初最大频率声明比可实现的更具有攻击性，但 任何试图达到这些速度的用户都会被 Quartus II 软件标记，并表明其请求的频率过高。 例如，如果您的Cyclone II C8/DDR2 设计设置为 125MHz，则会发出以下警告 ："警告：DQS 频率设置 125.0 MHz 的 DQS I/O 引脚ddr_dqs[0] 应小于 100.0 MHz"
有关详细信息，请参阅名为"为什么我在编译 -7 和 -8 速度等级Cyclone II FPGAs版本 5.0SP1 和更低版本中宣传的 DDR/DDR2 速度时收到一条警告消息？"
确保您的设计目标基于 AN361 版本 1.1 中列出的更新系统编号，并确保您针对唯一系统执行时序分析，以定义实际的系统速度。