文章 ID: 000078532 内容类型: 产品信息和文件 上次审核日期: 2021 年 08 月 27 日

如何设置 Altera_PLL 超功能的 PLL 补偿目标?

环境

  • 英特尔® Quartus® II 订阅版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    如果 PLL 未指定补偿时钟,则可在 Quartus® II fitter 报告中看到以下警告:

     

    警告 (177007):将 PLL 放置在位置没有 PLL 时钟来补偿指定位置 - Fitter 将尝试补偿所有 PLL 时钟

    信息 (177008):altera_pll:altera_pll_i|生成[0].gpll~FRACTIONAL_PLL

    解决方法

    指定补偿时钟目标(可直接在 ALTPLL 宏功能 GUI 中完成)的方法是进行"匹配 PLL 补偿时钟"分配。 PLL 时钟节点的语法必须是特定的,才能保存在分配编辑器中。 在节点查找器的后期编译过滤器中过滤 *outclk_wire*

    例如:

    例如:inst|example_0002:example_inst|altera_pll:altera_pll_i|outclk_wire[0]

    其中 outclk_wire[0] 与 Altera_PLL 实例中的 C0 相对应。

    相关产品

    本文适用于 15 产品

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Cyclone® V SE SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。