文章 ID: 000078341 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

为什么 PCI Express 的Avalon内存映射(Avalon MM)硬 IP 中的 64 位寻址不能Cyclone V 和 Arria V 正常运行?

环境

  • 英特尔® Quartus® II 订阅版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明 由于 RTL 出现问题,适用于 Cyclone® V 和 Arria® V 的 PCI Express® 硬 IP 中的 64 位寻址需要进行以下代码更改。
    解决方法

    应从第 214 行 altpcie_cv_hip_avmm_hwtcl.v 文件

    parameter CB_P2A_AVALON_ADDR_B0 = 32\'h01000000,

    参数CB_P2A_AVALON_ADDR_B0 = 32\'h0000000,

    该文件位于以下目录中:

    \ip\altera\altera_pcie\altera_pcie_cv_hip_avmm\altpcie_cv_hip_avmm_hwtcl.v

    修改上述文件后,必须重新生成 IP。

    重新生成后,您必须修改当前项目目录中的文件 altpciexpav_stif_txavl_cntrl.v,查找第 213 行

    分配pcie_space_64 = bypass_trans?1\b0:PCIeAddrSpace_i[0];

    代之以:

    分配pcie_space_64 = bypass_trans?1\'b1:PCIeAddrSpace_i[0];

    计划在 Quartus® II 软件的未来版本中修复。

    相关产品

    本文适用于 1 产品

    Cyclone® V GX FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。