文章 ID: 000078266 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

为什么我在Stratix设备门级模拟中看到"DATAC 上违规"的重要时序违规,以及这些路径不活跃?

环境

  • 英特尔® Quartus® II 订阅版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于 Quartus® II 软件存在问题,即使在 ASDATA 信号被激活的 SLOAD 信号封闭时,Stratix®和 Stratix GX 设备的门级模拟模型也可以错误地允许将信号通过内部蜂窝的 ASDATA 端口传播到目标寄存器。这可能会导致门级模拟中的时序违规。

    解决方法

    要解决此问题,插入逻辑以同步信号并避免时序违规。

    这个问题从 Quartus® II 软件版本 12.0 开始就得到了修复。

    相关产品

    本文适用于 2 产品

    Stratix® FPGAs
    Stratix® GX FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。