关键问题
说明
此问题使用 Ping 影响 DDR3 和 DDR4 接口 Arria 10 台设备上的 Pong PHY 功能。
设置时序违规，用于从辅助硬核传输 内存控制器至内核逻辑可能在使用 实例化的接口中发生 两个控制器在内存中共享 Ping-Pong PHY 选项 时钟频率超过 1067MHz。
解决方法
此问题的变通办法是指定一个速度较慢的内存 时钟频率。
此问题在版本 15.1 中修复。