文章 ID: 000078129 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

为什么我会看到使用带有 UniPHY/DDR3 SDRAM 控制器和 UniPHY 的 LPDDR2 SDRAM 控制器的 DDR2 SDRAM 控制器出现随机读取错误？

环境

  • 英特尔® Quartus® II 订阅版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于 Quartus® II 软件版本 13.0sp1 及更早版本出现问题，DQS 逻辑模块的输出可能会导致随机读取错误。

    以下配置可能会受到影响：

    • Arria® V：运行在 450 MHz 以下的 DDR3 和 DDR3L SDRAM 设计
    • Arria V：DDR2/LPDDR2 SDRAM 的所有支持操作频率
    • Cyclone® V：DDR3/DDR3L/DDR2/LPDDR2 SDRAM 的所有支持操作频率
    解决方法

    Quartus® II 软件版本 13.0sp1 dp5 及更高版本解决了此问题。

    相关文章

    相关产品

    本文适用于 12 产品

    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V FPGA 和 SoC FPGA
    Arria® V GT FPGA
    Cyclone® V FPGA 和 SoC FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V E FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Cyclone® V GX FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。