文章 ID: 000078006 内容类型: 产品信息和文件 上次审核日期: 2021 年 08 月 27 日

如何保留 PLL 输出计数器顺序,或防止 PLL 输出计数器合并Stratix V、Arria V 和 Cyclone V 设备在 Quartus II 软件版本 12.0 SP2 或更早版本中?

环境

  • 英特尔® Quartus® II 订阅版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明 对于 Stratix® V、Arria® V 和 Cyclone® V 设备,Quartus® II 软件版本 12.0 SP2 和更早版本不支持保留 PLL 计数器顺序分配。
    解决方法

    可使用 PLLOUTPUTCOUNTER 位置限制防止 PLL 输出计数器旋转到不同的 PLL 输出位置或在编译过程中自动合并。

    以下是 .qsf 文件中的 PLL 计数器位置限制示例:

    set_location_assignment PLLOUTPUTCOUNTER_X98_Y113_N1 - 到"pll0:inst|pll0_0002:pll0_inst|altera_pll:altera_pll_i|outclk[0]"

    set_location_assignment PLLOUTPUTCOUNTER_X98_Y115_N1 -to"pll0:inst|pll0_0002:pll0_inst|altera_pll:altera_pll_i|outclk[1]"

    set_location_assignment PLLOUTPUTCOUNTER_X98_Y114_N1 - 到"pll0:inst|pll0_0002:pll0_inst|altera_pll:altera_pll_i|outclk[2]"

    注:Quartus® II 软件将放置 PLL 输出计数器,以确保设计的最佳可路由性。 如果您将计数器放置在无法支持所需扇出的位置,则您可能会遇到 fitter 错误。 为了使用最佳的计数器位置,您应首先编译项目并查看 PLL 使用摘要 报告,以获取 PLL 计数器位置。 为防止计数器被自动合并,为每个计数器提供唯一的相移。应用计数器位置分配后,可在 Altera PLL 超级功能中还原所需的相移。

    Quartus® II 软件版本 12.1 中实施了一项防止 PLL 计数器自动旋转和自动合并的功能。

    相关产品

    本文适用于 14 产品

    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Cyclone® V GX FPGA
    Stratix® V GS FPGA
    Arria® V SX SoC FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。