文章 ID: 000077960 内容类型: 故障排除上次审核日期: 2021 年 08 月 28 日

为什么在 Quartus II 软件版本 12.0 中使用Stratix V GX 自定义或低延迟 PHY 时，ATX PLL REFCLK 开关在模拟中不起作用？

环境

FPGA 知识产权

PLL

BUILT IN - ARTICLE INTRO SECOND COMPONENT

说明

由于模拟模型中的一个错误，ATX PLL REFCLK 切换在 Quartus® II 软件版本 12.0 中使用 Stratix® V GX 自定义或低延迟 PHY 时不起作用。

解决方法

要解决此问题，您可以在 PHY MegaWiuid™ 中临时选择 CMU PLL 来模拟 REFCLK 切换。

此问题将在 Quartus 的将来版本中解决。