文章 ID: 000077959 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

ALTMULT_ADD兆功能不支持具有 Stratix V 的 VHDL

环境

  • 英特尔® Quartus® II 订阅版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    关键问题

    说明

    ALTMULT_ADD兆功能不支持 VHDL 行为 搭载 Stratix V 器件家族的型号。

    解决方法

    使用联合模拟器和 VHDL 包装器代码生成 Verilog HDL 仿真模型或模拟,采用 ClearBox 生成的设计。

    相关产品

    本文适用于 1 产品

    Stratix® V FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。