说明
当使用 altlvds 与 Stratix® III、Stratix IV 和 Arria® II GX 设备中的外部 PLL 选项时，Altera提供的设计示例展示了在 PLL 上使用的 C0、C1 和 C2 输出计数器。 Quartus® II 软件自动旋转输出计数器以实施正确的连接方案。 这些是用于专用 SERDES 的输出计数器：
C0（计数器 0）输出是并行时钟
C3（计数器 3）输出是高速串行器时钟
C5（计数器 5）输出应连接到启用端口
有关在 Stratix III 设备中使用 altlvds 宏功能与外部 PLL 选项的详细信息，请参阅： 在 Stratix III FPGAs中使用带有外部 PLL 选项的 altlvds
有关在 Stratix IV 设备中使用 altlvds 宏功能与外部 PLL 选项的更多信息，请参阅 Stratix IV 设备中的 High Speed Differential I/O Interfaces （PDF）。 本文档中显示的程序也可以应用于Arria II GX 设备。