说明
多端口前端逻辑可用于将多个Avalon®总线主端口连接到单端口Avalon从内存控制器。
目前Altera不支持具有与Arria® V 和 Cyclone® V 设备中实现的硬核多端口前端 IP 功能相同的软核多端口前端 IP。
但是，对于需要在FPGA内核逻辑中提供多端口前端功能的用户来说，这些信息源可能是一个起点：
应用说明
环境
BUILT IN - ARTICLE INTRO SECOND COMPONENT
相关产品
本文适用于 24 产品
Stratix® V FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GX FPGA
Stratix® V GT FPGA
Arria® V FPGA 和 SoC FPGA
Arria® V GT FPGA
Stratix® III FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA
Arria® II GZ FPGA
Stratix® IV GT FPGA
Cyclone® V E FPGA
Cyclone® V FPGA 和 SoC FPGA
Stratix® V E FPGA
Cyclone® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SE SoC FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
Stratix® IV FPGA
Stratix® IV E FPGA