文章 ID: 000077697 内容类型: 故障排除上次审核日期: 2021 年 08 月 28 日

50G Interlaken IP 内核tx_lanes_aligned信号可能在 Arria 10 设备上意外分解

环境

Quartus 版本

英特尔® Quartus® Prime Pro Edition

已找到版本: 15.0 已修复版本: 15.1

BUILT IN - ARTICLE INTRO SECOND COMPONENT

关键问题

说明

如果在 Arria 10 设备上配置 50G Interlaken IP 内核，也许能意外地解组装 tx_lanes_aligned 信号。此问题发生因为默认情况下，IP 内核在路径中不提供足够的缓冲从 TX 用户数据传输接口到收发器。

解决方法

为了避免此问题，设置 RTL 的值 BYPASS_LOOSEFIFO 参数到值 0。您可以编辑 ilk_core_50g_150/synth/ilk_core_50g.sv 文件或指定 0 值在实例化 IP 内核时，便使用此参数。

此问题在 50G Interlaken IP 内核的版本 15.1 中解决。