文章 ID: 000077657 内容类型: 故障排除上次审核日期: 2021 年 08 月 28 日

所有Cyclone设备锁相环（PLL）是否支持外部时钟输出引脚 PLL[2.1]_OUT？

环境

FPGA 知识产权

PLL

BUILT IN - ARTICLE INTRO SECOND COMPONENT

说明不可以。100 引脚薄四通道扁平封装（TQFP）封装中的 EP1C3 FPGA和 144 针 TQFP 封装中 EP1C6 FPGA中的 PLL2 不支持外部时钟输出。

相关文章

Cyclone设备锁相环（PLL）是否支持外部反馈模式？

说明

更多帮助？

联系支持中心

法律声明

¹

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。查看此页面的英语版本。