文章 ID: 000077451 内容类型: 产品信息和文件 上次审核日期: 2021 年 08 月 27 日

如何为 英特尔® Stratix® 10 PCI Express* 硬核 IP 的 nPERST 引脚分配非 3.0-V I/O 标准？

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 适用于 PCI Express* 的 Avalon-MM 英特尔® Stratix® 10 硬核 IP
  • 适用于 PCI Express* 的 Avalon-ST 英特尔® Stratix® 10 硬核 IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    在部分英特尔® Stratix® 10 设计中，3V I/O 组将不会用作 3.0V 信号输入和输出。VCCIO3V 将连接到不是 3.0V 的电源，而是 1.8V 或 1.2V 电源，后者可以与其他电源体共享相同的电源平面。

    在这种条件下，必须为专用引脚 nPERST[L，R][0：2] 分配非 3.0-V I/O 标准。

    因此，在没有进行任何额外分配的情况下将 nPERST[L，R][0：2] 引脚分配给非 3.0-V I/O 标准时，可能会遇到 fitter 错误。

    解决方法

    如果您有意尝试在此引脚上使用非 3.0-V 标准，请将"set_instance_assignment名USE_AS_3V_GPIO ON-添加至"QSF 文件。

    例如：

    set_instance_assignment - 名称IO_STANDARD"1.8 V" - 至 pcie_rstn_pin_perst - 实体pcie_example_design
    set_instance_assignment名称USE_AS_3V_GPIO ON -to pcie_rstn_pin_perst -实体pcie_example_design
     

    相关产品

    本文适用于 4 产品

    英特尔® Stratix® 10 GX FPGA
    英特尔® Stratix® 10 MX FPGA
    英特尔® Stratix® 10 TX FPGA
    英特尔® Stratix® 10 SX SoC FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。