文章 ID: 000077425 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

为什么面向 PIPE 通道极性反转的Stratix 10 原生 PHY IP 内核无法立即生效？

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

如果发现pipe_rx_polarity反转通道极性，第 1/2 代最多需要 24 个 PCLK，而不是最多 20 个 PCLK，反转数据就会出现在rx_parallel_data总线上。

相关产品

本文适用于 1 产品

英特尔® Stratix® 10 FPGA 和 SoC FPGA

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。