文章 ID: 000077407 内容类型: 故障排除 上次审核日期: 2019 年 10 月 11 日

在SDI_Direct模式下使用 fPLL 英特尔® Arria® 10/Cyclone® 10 FPGA IP 时,为什么带宽设置没有改变?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 英特尔® Quartus® Prime 标准版
  • fPLL 英特尔® Arria® 10 Cyclone® 10 FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    在SDI_Direct模式下使用 fPLL 英特尔® Arria® 10/Cyclone® 10 FPGA IP 时,带宽设置被固定为最佳配置。因此,此 IP 中对带宽设置(低、中、高)的更改不会应用于生成的 MIF 文件。

    解决方法

    这是预期行为。

    相关产品

    本文适用于 2 产品

    英特尔® Cyclone® 10 GX FPGA
    英特尔® Arria® 10 FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。