文章 ID: 000077316 内容类型: 故障排除 上次审核日期: 2019 年 05 月 28 日

为什么在使用 E-Tile 原生 PHY IP 嵌入式流转化器进行动态重新配置后,英特尔® Stratix® 10 E-Tile 设备收发器无法传输或接收数据以加载新的配置文件?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • Stratix® 10 E-Tile 收发器原生 PHY
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于英特尔 Quartus® Prime 专业版软件版本 18.1 至 19.1 中存在问题,在 E-Tile 原生 PHY IP 参数编辑器中按下生成 HDL 按钮后,E-Tile 收发器 MIF 文件可能无法更新。

    由于此问题,您可能会在设计中看到以下一个或多个症状。

    • MIF 流传输器状态位 (0x40141[0]) 可能会卡在高电平,而不是脉冲高电平。
    • MIF 流传输器状态位 (0x40141[0]) 可能永远不会脉冲为高电平。
    • 收发器配置不正确,导致意外的发送和/或接收行为。

    解决方法

    要变通解决此问题,您可以按照下面的顺序操作。

    1) 删除 E-tile 原生 PHY IP 实例<ip_name>目录。

    2) 打开 E-tile 原生 PHY IP 实例 <ip_name>.ip 参数编辑器并生成 HDL。

    3)重新编译设计。

    从英特尔® Quartus® Prime 专业版/标准版软件版本 19.2 开始,此问题已修复

    相关产品

    本文适用于 2 产品

    英特尔® Stratix® 10 TX FPGA
    英特尔® Stratix® 10 MX FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。