文章 ID: 000077313 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

为什么英特尔® Arria® 10 或Cyclone® 10 GX 设备上的tx_pma_elecidle信号不将收发器 TX 引脚置于三状态或高阻抗模式中?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 收发器原生 PHY 英特尔® Arria® 10 Cyclone® 10 FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    在 英特尔 Arria 10 或 Cyclone 10 GX 设备上表明该tx_pma_elecidle信号不会造成三状态或将收发器 TX 引脚置于高阻抗模式中。

    在 英特尔 Arria 10 或 Cyclone 10 GX 设备上展示tx_pma_elecidle信号原生 PHY IP 将停止数据传输,并导致输出信号在差分对的 P 和 N 引脚上展示发送器 Vocm。

    当tx_pma_elecidle信号被表明时,TX 终端仍与 Vcm 生成器保持连接。

    解决方法

    这些信息可能会被添加到英特尔 Arria 10 收发器 PHY 用户指南和英特尔 Cyclone 10 GX 收发器用户指南》的未来版本中。

    相关产品

    本文适用于 2 产品

    英特尔® Arria® 10 FPGA 和 SoC FPGA
    英特尔® Cyclone® 10 GX FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。