文章 ID: 000077216 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

为什么我无法使用 SignalTap® II 查找后拟合 PLL 输出时钟信号:在节点查找器中安装后过滤器?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

对于 Quartus® II 软件版本 6.1 和 7.0 中的Stratix®家族设计(Stratix和Stratix GX),当您使用 SignalTap® II:贴装过滤器时,Node Finder 不会列出快速 PLL 输出时钟网。 要使用快速的 PLL 时钟输出作为 SignalTap II 逻辑分析器的采集时钟,请在拟合后时钟网络名称中键入您要使用的后拟合时钟网络名称。您可以在 Technology Map Viewer 中找到此网名。

这个问题从 Quartus® II 软件版本 7.1 开始就得到了修复。

 

 

 

相关产品

本文适用于 1 产品

Stratix® FPGAs

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。