文章 ID: 000077174 内容类型: 产品信息和文件 上次审核日期: 2021 年 08 月 29 日

基于 UniPHY 的 DDR3 控制器如何主张多个芯片选择接口的刷新命令?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

基于 UniPHY 的内存控制器不会在同一时钟周期中向多芯片内存设备或 DIMM 的所有芯片发出刷新命令。

例如,对于 4 个芯片选择案例,它将表明其将在一个时钟周期内实现 CS0 和 CS2 刷新,并在下一个周期内实现 CS1 和 CS3 更新。

所有芯片在相同时钟周期中选择信号的空音保留供每个内存供应商自行决定使用。

解决方法

 

相关产品

本文适用于 1 产品

Stratix® V GX FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。