文章 ID: 000077130 内容类型: 产品信息和文件 上次审核日期: 2012 年 12 月 20 日

在为内存接口路由主板走线时,如何决定何时补偿封装延迟不匹配(封装桌面)?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

在 800 MHz 或以下运行的任何内存协议不需要使用封装桌面。

解决方法

对于运行在 800 MHz 以上的 DDR3 和 RLDRAM3 设计,英特尔建议您使用知识产权 (IP) 参数编辑器中准确输入的主板偏斜参数运行时序分析。只有当您在“报告 DDR”时序报告中遇到非内核时序违规时,您才应该应用 EMIF 手册第 2 章第 4 章中“封装桌面”部分中提到的步骤。该建议可能与外部内存接口手册中显示的解决方案不同。英特尔正在更新手册。

相关产品

本文适用于 25 产品

Arria® V ST SoC FPGA
Cyclone® III LS FPGA
Stratix® IV E FPGA
Stratix® V FPGA
Cyclone® V GT FPGA
Cyclone® III FPGA
Stratix® V GX FPGA
Cyclone® IV GX FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Stratix® V GT FPGA
Arria® V GT FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA
Arria® II GZ FPGA
Arria® V GX FPGA
Stratix® IV GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® IV E FPGA
Arria® V SX SoC FPGA
Cyclone® V SE SoC FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。