文章 ID: 000077123 内容类型: 故障排除 上次审核日期: 2021 年 08 月 29 日

为什么基于 DDR2/DDR3 SDRAM UniPHY 的控制器中的最大Avalon-MM 突发长度选项与Avalon-MM 管道桥上的其他 Qsys 组件(如最大突发大小(字)不匹配?

环境

  • 英特尔® Quartus® II 订阅版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    您可能会看到基于 DDR2/DDR3 SDRAM UniPHY 的控制器有"最大Avalon-MM 突发长度"选项 {1、3、7、15、31、63、127、255、511、1023、2047}。

     

    虽然Avalon-MM Pipeline Bridge 在 Quartus® II 软件版本 11.1SP2 中具有"最大突发大小(文字)"选项 {1、2、4、8、16、32、64、128、256、512、1024}

     

    基于 DDR2/DDR3 SDRAM UniPHY 的控制器的"最大Avalon-MM 突发长度"值选择是不正确的,我们将将其还原为 Quartus II 软件未来版本中的 {1、2、4、8、16、32、64、128、256、512、1024}。

    解决方法

    在基于 DDR2/DDR3 SDRAM UniPHY 的控制器中,"最大 Avalon-MM 突发长度"选项隐含的实际最大突发长度如下所示:

     

    1 -> 1

    3 -> 2

    7 -> 4

    15 -> 8

    31 -> 16

    63 -> 32

    127 -> 64

    255 -> 128

    511 -> 256

    1023 -> 512

    2047 -> 1024

     

    相关产品

    本文适用于 10 产品

    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Cyclone® V GX FPGA
    Stratix® IV E FPGA
    Stratix® V GS FPGA
    Arria® V GX FPGA
    Stratix® IV GX FPGA
    Arria® II GZ FPGA
    Stratix® IV GT FPGA
    Stratix® V E FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。