文章 ID: 000077059 内容类型: 产品信息和文件 上次审核日期: 2021 年 08 月 28 日

如何完全消除边缘对齐源-同步输出接口的通用时钟路径安全性?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

由于 Quartus® II 软件版本 13.1 及更早版本出现问题,TimeQuest™ 时序分析器消除了边缘对齐源同步输出接口的常见时钟路径 Pessmism (CCPP) 不足。

如果时钟源直接来自输入引脚,则不会移除 CCPP。
如果时钟源来自 PLL,则不会针对 PLL 输出及其目的地之间的时钟路径删除 CCPP。

 

解决方法

要解决此问题,请手动记下任何 CCPP,这些均不会通过执行以下步骤被 TimeQuest 时序分析器自动删除:

1) 对每个输出路径运行report_timing命令,并包括 -show_routing 选项
2) 通过比较时序报告"数据到达路径"和"数据必通路径"部分时钟路径的常见元素之间的区别,计算总 CCPP
3) 在时序分析结果中手动考虑此值

然后,应根据您的时序分析结果手动考虑 CCPP 的总体图。

如果 TimeQuest 时序分析器已考虑一定程度的时钟安全性,则应从上述步骤计算的总量中减去。

此问题计划将来会针对设备产品家族解决。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。