文章 ID: 000076959 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

是什么原因导致英特尔® Stratix® 10 DDR4 IP 违反 退出电源以刷新最低延迟 （tXP）？

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 外部内存接口英特尔® Stratix® 10 FPGA IP
  • 内存接口和控制器
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于英特尔® Stratix® 10 DDR4 IP 中出现问题，可能会违反" 退出电源不足"以进行刷新最低延迟 （tXP）， 因为控制器可能无法使用 tXP 定时器正确门禁逻辑 Rank Refresh 请求，从而导致该请求在退出电源后立即执行。因此，可以忽略逻辑 Rank Refresh 请求，最终可能导致刷新不足。

    如果启用自动断电选项打开，内存格式被选为RDIMM或LRDIMM，芯片 ID 宽度设置为任何 3DS 配置，每 DIMM 的物理等级数设置为大于 1 值，则可能会出现此问题。

     

    解决方法

    要解决此问题，选择 启用用户刷新控制 选项并执行其他刷新请求。

    相关产品

    本文适用于 1 产品

    英特尔® Stratix® 10 FPGA 和 SoC FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。