文章 ID: 000076909 内容类型: 故障排除上次审核日期: 2019 年 02 月 01 日

为什么在模拟过程中，AXI 总线接口与英特尔® Stratix® 10 MX HBM2 模拟模型消息在写入和读取数据时会不匹配？

环境

错误 ID: 1506982144

Quartus 版本

英特尔® Quartus® Prime Pro Edition

已找到版本: 18.1 已修复版本: 20.1

FPGA 知识产权

外部内存接口英特尔® Stratix® 10 FPGA IP

已找到版本: 18.1

BUILT IN - ARTICLE INTRO SECOND COMPONENT

说明

出现不匹配的原因是，来自 AXI 总线接口的写入数据会进入英特尔® Stratix®的 10 MX HBM2 IP 软适配器，并在到达英特尔® Stratix® 10 MX HBM2 内存模型之前，通过通用接口模块子系统进行匹配。

解决方法

HBM2 内存模型中报告的“写入数据”总线值由于数据总线反转（DBI）而进行了修改。