文章 ID: 000076866 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

为什么我的设计中的收发器模块的 ~OBSERVABLE 输出端口报告为不受约束用于抓握分析?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

Quartus® II 软件版本 9.1 SP1 和更早版本可能无法自动约束 ~OBSERVABLE OUTPUT 端口,例如Stratix® IV GX 收发器模块中的 ~OBSERVABLERXANALOGRESET,用于保留分析。derive_pll_clocks命令仅将set_max_delay分配添加到用于设置分析的输出端口,并且不执行抓握分析所需的相应set_min_delay分配。

要限制用于保留分析的输出端口,为 ~OBSERVABLE 输出端口添加以下set_min_delay命令:
set_min_delay 0 到 [get_ports < 可编程输出>]

此问题计划在 Quartus II 软件的未来版本中解决。

相关产品

本文适用于 1 产品

Stratix® IV GX FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。