文章 ID: 000076850 内容类型: 故障排除上次审核日期: 2019 年 06 月 29 日

当数据配置设置为“差分”时，为何英特尔® Arria® 10 FPGA IP 的并行接口 PHY Lite 会发生故障模拟？

环境

错误 ID: 1409444124

Quartus 版本

英特尔® Quartus® Prime Pro Edition

已找到版本: 19.1 已修复版本: 19.3

FPGA 知识产权

面向并行接口英特尔® Arria® 10 FPGA IP 的 PHY Lite

已找到版本: 19.1 已修复版本: 19.3

BUILT IN - ARTICLE INTRO SECOND COMPONENT

说明

由于英特尔® Quartus® Prime 软件 19.1 版出现问题，当您将数据配置设置为“差分”时，您可能会看到模拟读取错误。

解决方法

要解决这些问题，在altera_phylite_arch_nf_*\sim 目录下打开 *phylite_io_bufs.sv 文件。

更改行：

分配 group_data_out_n [grp_num][47：GROUP_PIN_WIDTH[grp_num]-1]={（MAX_WIDTH-GROUP_PIN_WIDTH[grp_num]）{1'b0};;

自：

分配 group_data_out_n [grp_num][47：GROUP_PIN_WIDTH[grp_num]]={（MAX_宽度-GROUP_PIN_WIDTH[grp_num] 1）{1'b0}};

此问题从英特尔® Quartus® Prime 软件 19.3 版开始修复。