文章 ID: 000076721 内容类型: 故障排除 上次审核日期: 2013 年 02 月 07 日

基于 ALTMEMPHY 的 DDR2 和 DDR3 SDRAM 内存接口设计中是否存在任何可能导致硬件功能故障(内存数据损坏)的已知问题?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

是的。有两个问题会影响基于 ALTMEMPHY 的 DDR2 和 DDR3 SDRAM 内存接口设计。这些问题会影响 Stratix® III、Stratix IV、HardCopy III 和 HardCopy® IV 设备。使用 Quartus® II 软件 9.1 SP1 及更早版本生成的所有基于 ALTMEMPHY 的内存接口设计都会受到影响。

1. OCT 时序:OCT 时序问题会影响所有使用动态 OCT 功能的 DDR2 SDRAM 接口设计和独立 DDR3 SDRAM 接口设计(无读/写均衡)。除 HPC I 半速率 DDR2 设计外,所有高性能控制器 I 和 II(HPC I 和 HPC II)设计都会受到影响。

在受影响的设计中,对于读写总线周转,动态 OCT 信号时序不正确。这可能导致写入内存的数据损坏。这些设计必须实施 Quartus II 软件补丁中提供的修复,以确保适生产性。

2. IO 时钟拓扑: 在实施具有读/写均衡功能的 DDR3 接口的设计中,用于在 IO 元件内的再同步寄存器之间传输数据的 I/O 时钟拓扑不是最佳的。但是,未观察到或报告任何硬件故障。Quartus II 软件补丁优化了 I/O 时钟拓扑结构,提高了时序余量。建议对分级 DDR3 设计采取相关措施,作为预防措施,建议进行软件修复。

解决方法

该问题已在 Quartus® II 软件版本 9.1 SP2 中修复。Quartus II 软件版本 9.1 和 9.1 SP1 中分别提供补丁 0.74 和 1.09 修复这些问题。

ALTMEMPHY 音序器 RTL 已更新以解决这些问题。要解决此问题,请下载并安装 Quartus II 软件服务包或修补程序,重新生成所有受影响的基于 ALTMEMPHY 的内存接口实例,然后重新编译您的设计。

相关产品

本文适用于 4 产品

Stratix® III FPGA
Stratix® IV GX FPGA
Stratix® IV E FPGA
Stratix® IV GT FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。