说明
在面向英特尔® Arria® 10 或英特尔® Stratix® 10 设备的 JESD204B 示例设计中，ATX PLL 组件以 CDR 时钟频率共享相同的参考时钟频率。
对于双工模式（数据路径：双工），您可以从 IP 参数编辑器的 PLL/CDR 参考时钟频率 下拉菜单中选择一个有效的参考时钟。
对于 simplex TX 模式（数据路径：发送器），下拉菜单不可选择。设计生成示例将在下拉式菜单中采用以前的有效参考时钟频率。在设计生成示例中，这可能会导致错误。
解决方法
为了避免此错误用于简单的 TX 示例设计生成，在配置 JESD204B IP 参数时 ，请按照 以下 顺序 操作：
输入所需的数据速率。
从 PLL/CDR 参考时钟频率下拉**中选择有效的参考时钟。
选择 数据路径：发射器
配置其余的参数。
** 请参阅英特尔 Arria® 10/英特尔® Stratix® 10 设备数据表，了解 ATX PLL 的有效参考时钟频率范围。
此问题从 英特尔® Quartus® Prime Pro 软件版本 17.1 开始修复