关键问题
说明
合成文件集 VHDL 生成的包装器出现错误 可能会导致各种合成问题。
解决方法
此问题的变通方法是打开生成的包装器
文件在文本编辑器中，然后以格式的所有端口更换 std_logic_vector(0
downto 0) std_logic 。