文章 ID: 000076487 内容类型: 故障排除 上次审核日期: 2020 年 07 月 15 日

为什么在模拟中的 FFT 英特尔® FPGA IP输出结果中，IP 生成的 MATLAB* 模型与 HDL 模型不匹配？

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 英特尔® Quartus® Prime 标准版
  • FFT 英特尔® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于 FFT 英特尔® FPGA IP 版本 19.1 存在问题，如果 IP 的数据输出宽度未配置为最大支持宽度，您可能会在仿真中遇到上述问题。

    解决方法

    要变通解决此问题，请将数据输出宽度配置为 IP 中支持的最大宽度。

    此问题目前未计划在未来版本的 FFT 英特尔® FPGA IP中修复。

    相关产品

    本文适用于 10 产品

    Arria® V FPGA 和 SoC FPGA
    Stratix® IV FPGA
    Arria® II FPGA
    英特尔® MAX® 10 FPGA
    Cyclone® IV FPGA
    Stratix® V FPGA
    英特尔® Stratix® 10 FPGA 和 SoC FPGA
    Cyclone® V FPGA 和 SoC FPGA
    英特尔® Cyclone® 10 FPGA
    英特尔® Arria® 10 FPGA 和 SoC FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。