文章 ID: 000076486 内容类型: 故障排除 上次审核日期: 2020 年 10 月 23 日

在 CvP 或自主模式下使用英特尔® Arria® 10 PCIe 硬 IP 时,如果在上电期间参考时钟不稳定,可在用户模式下重新校准 PLL 或收发器。

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 面向 PCI Express* 的英特尔® Arria® 10 Cyclone® 10 硬核 IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    在 CvP 或自主模式下使用英特尔® Arria® 10 PCIe 硬 IP 时,需要 PCIe 参考时钟从 nPERST#发布前启用的点开始电源或稳定。

    PCIe 参考时钟在 PCIe 硬 IP 锁相环 (PLL) 或收发器校准阶段不得不稳定。
     

    解决方法

    如果发生这种情况,也无法重新校准收发器的用户模式。

    相关产品

    本文适用于 5 产品

    英特尔® Arria® 10 FPGA 和 SoC FPGA
    英特尔® Arria® 10 GX FPGA
    英特尔® Arria® 10 GT FPGA
    英特尔® Arria® 10 SX SoC FPGA
    英特尔® Cyclone® 10 GX FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。