说明
由于三速以太网英特尔® FPGA IP限制，并选择“LVDS”作为“收发器类型”，IOPLL 无法合并。
当您在单个 I/O 组中为 英特尔® Arria® 10、英特尔® Cyclone® 10 GX 或英特尔® Stratix® 10 L-Tile/H-Tile 设备启动多个可选为“LVDS”作为“收发器类型”的三速以太网英特尔® FPGA IP时，您可能会在英特尔® Quartus® Prime 软件中看到此错误。
解决方法
要避免此错误，请按照以下步骤操作：
- 生成三速以太网 英特尔® FPGA IP 选项“无”作为“收发器类型”。
- 使用多个通道生成 LVDS SERDES 英特尔® FPGA IP。
- 手动连接两个 IP。