文章 ID: 000076274 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

为什么我的Cyclone V 或 Stratix V Altera_PLL 重置端口在模拟中反转?

环境

  • Reset
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明 Quartus 中一个问题® II 软件版本 13.1,您可看到 Altera PLL 重置端口在门级模拟中反转。Altera_PLL 中启用了高级模式或重新配置时,Cyclone® V 或 Stratix® V 设计中会出现此问题。
    解决方法

    要解决 ModelSim 中的这一问题,将以下交换机添加到 vlog 命令

    定义POSTFIT_SIM_USE_ICD_PLL_MODEL

    例如,将以下行添加到 *_run_msim_gate_verilog.do 文件

    适用于 Cyclone V 设计

    vlog define POSTFIT_SIM_USE_ICD_PLL_MODEL /quartus/eda/sim_lib/mentor/cyclonev_*.v
    vlog define POSTFIT_SIM_USE_ICD_PLL_MODEL /quartus/eda/sim_lib/cyclonev_atoms.v
    vlog define POSTFIT_SIM_USE_ICD_PLL_MODEL

    适用于 Stratix V 设计

    vlog define POSTFIT_SIM_USE_ICD_PLL_MODEL /quartus/eda/sim_lib/mentor/stratixv_*.v
    vlog define POSTFIT_SIM_USE_ICD_PLL_MODEL /quartus/eda/sim_lib/stratixv_atoms.v
    vlog define POSTFIT_SIM_USE_ICD_PLL_MODEL

    /quartus/eda/sim_lib/altera_primitives.v
    vlog define POSTFIT_SIM_USE_ICD_PLL_MODEL /quartus/eda/sim_lib/altera_lnsim.sv
    vlog define POSTFIT_SIM_USE_ICD_PLL_MODEL /quartus/eda/sim_lib/220model.v
    vlog define POSTFIT_SIM_USE_ICD_PLL_MODEL /quartus/eda/sim_lib/sgate.v
    vlog define POSTFIT_SIM_USE_ICD_PLL_MODEL /quartus/eda/sim_lib/altera_mf.v
    vsim  -t 1ps transport_int_delays transport_path_delays -voptargs= acc gate_work.

    相关产品

    本文适用于 8 产品

    Cyclone® V SE SoC FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V GX FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Cyclone® V E FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。