文章 ID: 000076254 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

为什么 25G 以太网英特尔® Arria® 10 FPGA IP 内核、英特尔® 50 Gbps 以太网 (50GbE) IP 核和 25G 以太网英特尔® Stratix® 10 FPGA IP 内核错误地报告 VLAN 和堆叠 VLAN 标记帧的超大帧?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 英特尔® Quartus® Prime 标准版
  • 25G 以太网英特尔® FPGA IP
  • 50G 以太网英特尔® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    关键问题

    说明

    由于上面列出的 IP 内核有问题,在满足以下所有条件时,超大帧被错误地报告给 VLAN/Stacked VLAN 标记的帧:

    VLAN 帧

    1. 已启用 VLAN 检测
    2. 发送/接收帧长度在最大 TX/RX 帧长度以及 1 到 4 个章节之间
    堆叠的 VLAN 帧
    1. 已启用 VLAN 检测
    2. 发送/接收帧长度在最大 TX/RX 帧长度加 1 到 8 个章节之间
    解决方法

    当前的 IP 版本中不存在此问题的变通办法。

    这个问题从英特尔® Quartus® Prime Pro Edition 软件版本 20.4 开始修复。

    相关产品

    本文适用于 2 产品

    英特尔® Arria® 10 GT FPGA
    英特尔® Stratix® 10 FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。