文章 ID: 000076231 内容类型: 产品信息和文件 上次审核日期: 2021 年 08 月 27 日

PLL 使用摘要如何使用 Altera_PLL 超级功能报告 Stratix V、Arria V 和 Cyclone V 设备的输出时钟相?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

PLL 使用摘要报告显示了基于初始计数器和 VCO tap 设置的 Stratix® V、Arria® V 和 Cyclone® V 设备的输出时钟相。 初始计数器设置输出时钟的"粗"相移,即一个 VCO 周期。 VCO tap 设定了输出时钟的"精细"相移,相当于 VCO 周期的 1/8。 这些设置共同为输出时钟提供了高分辨率的相位调整。

PLL 使用摘要 报告将初始计数器设置列为 C_Counter_PRST。有效值为从 1 开始的任何正整数值。VCO phase Tap 设置列为 C_Counter_PH_Mux_PRST。有效值为 0 到 7。

要将这些值转换为时间单位的相移,使用以下方法:

相移 = [(C_Counter_PRST - 1) (C_Counter_PH_Mux_PRST / 8)] * VCO_period

VCO_period在 PLL 使用情况摘要报告中显示为PLL_Output_Clock_Frequency,可以按照以下方式计算:

VCO_period = Reference_Clock_Frequency* M_Counter / N_Counter

相关产品

本文适用于 15 产品

Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA
Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。