如何在设计中分配时钟来使用特定的全局、区域、双区域或外围时钟网络？

要在 Quartus® II 软件中向特定的全局、区域、双区域或外围时钟网络分配，请将其应用于 ~clkctrl 设计中的信号版本。

例如，如果您的设计包含应使用全局或区域时钟网络的 PLL 输出，编译后会显示以下两个节点名称。

|altpll_component|mpll_altpll:auto_generated|wire_pll1_clk[0]
|altpll_component|mpll_altpll:auto_generated|wire_pll1_clk[0]~clkctrl

~clkctrl扩展标识从时钟控制模块输出中馈送的信号。

要查找这些节点名称，在 Node Finder 中搜索 PLL 输出，或在 Post-Fit Technology Map Viewer 中找到时钟源。

适合针对特定时钟资源的 PLL 时钟输出分配的示例如下：

• 对于全局时钟资源：

  set_location_assignment CLKCTRL_G2 -to "|altpll:altpll_component|mpll_altpll:auto_generated|wire_pll1_clk[0]~clkctrl"

• 对于区域时钟资源：

  set_location_assignment CLKCTRL_R1 -to ";|altpll:altpll_component|mpll_altpll:auto_generated|wire_pll1_clk[0]~clkctrl"

• 对于双区域时钟资源，请注意 2 个 ~clkctrl 每个区域网络都有一个双区域时钟网络的节点：

  |altpll:altpll_component|mpll_altpll:auto_generated|wire_pll1_clk[0]~clkctrl
|altpll:altpll_component|mpll_altpll:auto_generated|wire_pll1_clk[0]~clkctrl_d

set_location_assignment CLKCTRL_R1 -to "|altpll:altpll_component|mpll_altpll:auto_generated|wire_pll1_clk[0]~clkctrl"
set_location_assignment CLKCTRL_R11 -to "|altpll:altpll_component|mpll_altpll:auto_generated|wire_pll1_clk[0]~clkctrl_d"

• 对于外围时钟资源：

  set_location_assignment CLKCTRL_X0_Y74_N127 -to ~clkctrl