文章 ID: 000076203 内容类型: 产品信息和文件 上次审核日期: 2013 年 12 月 10 日

如何计算基于 DDR3 UniPHY 的控制器的 ECC？

环境

  • 英特尔® Quartus® II 软件
  • 带有 UniPHY 英特尔® FPGA IP 的 DDR3 SDRAM 控制器
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    如何计算基于 DDR3 UniPHY 的控制器的 ECC？

    解决方法

    基于 UniPHY 的内存控制器的纠错码 （ECC） 计算基于汉明编码方案。汉明编码方案推导奇偶校验位并附加到原始数据中，以产生输出码字。附加的奇偶校验位数取决于数据的宽度。

    有关详细信息，请参阅 整数 算术宏功能用户指南 中的ALTECC_ENCODER和ALTECC_DECODER宏功能。

    相关产品

    本文适用于 16 产品

    Arria® V GT FPGA
    Stratix® IV E FPGA
    Stratix® IV GX FPGA
    Cyclone® V SE SoC FPGA
    Stratix® IV GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Stratix® V GT FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Stratix® V GS FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Cyclone® V GX FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。