如果数据信号较高或较低,在配置开始时切换 DCLK 不应是问题。FPGAs在数据线开始注册配置数据之前,先寻找一个启动序列。因此,只要数据信号不随机切换,DCLK 转换就不会启动配置周期或导致错误。
配置后,FPGA将忽略 DCLK 上的输入。
如果数据信号较高或较低,在配置开始时切换 DCLK 不应是问题。FPGAs在数据线开始注册配置数据之前,先寻找一个启动序列。因此,只要数据信号不随机切换,DCLK 转换就不会启动配置周期或导致错误。
配置后,FPGA将忽略 DCLK 上的输入。
1
在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。
本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。