关键问题
在 Stratix V 设备中,边角 I/O 内存条预计将为 内核对 I/O 和 I/O 到内核的延迟更高,并且偏差值比 其他 I/O 内存条,因与外部接口而无法联系 667 MHz 以上的频率内存。拐角的特征 I/O 内存条尚未反映在可用的 Stratix V 时序模型中 Quartus® II 软件版本 10.1 中;因, 时序 分析不会准确描述 拐角 I/O。
避免在上下端使用外部 I/O 内存条 设备的一部分。
关键问题
在 Stratix V 设备中,边角 I/O 内存条预计将为 内核对 I/O 和 I/O 到内核的延迟更高,并且偏差值比 其他 I/O 内存条,因与外部接口而无法联系 667 MHz 以上的频率内存。拐角的特征 I/O 内存条尚未反映在可用的 Stratix V 时序模型中 Quartus® II 软件版本 10.1 中;因, 时序 分析不会准确描述 拐角 I/O。
避免在上下端使用外部 I/O 内存条 设备的一部分。
1
在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。
本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。