文章 ID: 000076079 内容类型: 故障排除上次审核日期: 2014 年 11 月 14 日

为什么在使用 Quartus® II 软件版本 14.0 时，我的带有外部 PLL 的ALTLVDS_TX 英特尔® FPGA IP在Arria® V、Cyclone® V 和 Stratix® V 设备中无法正常运行？

环境

错误 ID: NA

Quartus 版本

英特尔® Quartus® II 订阅版

已找到版本: 13.1 已修复版本: 14.0

FPGA 知识产权

PLL

已找到版本: 13.1 已修复版本: 0.0

BUILT IN - ARTICLE INTRO SECOND COMPONENT

说明

在 Quartus® II 软件版本 14.0 中使用 PLL 重新配置控制器英特尔® FPGA IP和 ALTLVDS 英特尔® FPGA IP的外部 PLL 模式下，使用 Arria® V、Cyclone® V 和 Stratix® V 设备时，存在一个已知问题。

编译并安装设计后，您可能会发现时序分析器中报告的 C1 计数器的占比周期与用户定义的数据速率相关解决方案中描述的计算不匹配。

解决方法

要解决此问题，必须断开 PLL 重配置控制器与驱动 ALTLVDS 英特尔 FPGA IP的外部 PLL IP 的连接。

此问题计划在英特尔® Quartus®软件的未来版本中修复。