文章 ID: 000076014 内容类型: 故障排除 上次审核日期: 2013 年 12 月 26 日

为何配备 UniPHY 的 DDR3 SDRAM 控制器英特尔® FPGA IP单个多端口前端口复位后返回无效的读取数据？

环境

  • 英特尔® Quartus® II 订阅版
  • 带有 UniPHY 英特尔® FPGA IP 的 DDR3 SDRAM 控制器
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于 Quartus® II 软件出现问题，配备 UniPHY 英特尔® FPGA IP 的 DDR3 SDRAM 控制器可能会在单个多端口前端 （MPFE） 端口重置后返回无效的读取数据 （mp_*reset_n*），而无需重置整个控制器 （ctl_reset_n//soft_reset_nglobal_reset_n）。出现此种问题的原因在于，用于读取数据 FIFO 的写入地址寄存器未与读地址寄存器一起重置。此不匹配会导致读取地址，指出控制器返回的读数据的错误位置。

    解决方法

    Quartus® II 软件 v15.0 解决了此问题。

    相关产品

    本文适用于 11 产品

    Cyclone® V GX FPGA
    Arria® V GZ FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V E FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Arria® V SX SoC FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。