关键问题
说明
当 SerialLite II IP 内核生成 SDC 文件时，您 必须编辑文件以包含收发器时钟传输信息 符合您的设计要求。SerialLite II IP 内核生成 独立使用 SDC 文件。
自定义 PHY IP 内核tx_clkout和rx_clkout的收发器时钟名称必须 可在 SDC 文件中的异步时钟组限制中使用 将您的设计集成到 SerialLite II IP 内核与 自定义 PHY IP 内核。
自定义 PHY IP 内核tx_clkout和rx_clkout的收发器时钟名称必须 还可将异步设置为内核时钟 （rdp/hdp 时钟） 编译并运行时序分析器之前，SDC 文件。
此问题影响所有使用 Arria V 的 SerialLite II 设计， Cyclone V 或 Stratix V 设备。
此问题将无法解决。