关键问题
说明
此问题影响 DDR2 和 DDR3、LPDDR2、QDR II 和 RLDRAM II 产品。
当 Arria V 设备中中心 PLL 时，可能会发生 fitter 错误 用于驱动两个独立的 PHY 时钟网络。此小程序 可以当两个内存接口的 PLL 参考时钟输入时发生 它们都使用中心 PLL，因此受限。
解决方法
此问题的变通办法是使用中心 PLL 到 仅驱动一个时钟树。
此问题将在将来的版本中修复。